مشکل اساسی فلیپ فلاپ JK:
اگرچه مدار فلیپ فلاپ JK یک حالت بهبودیافته فلیپ فلاپ SR است، اما یک مشکل اساسی زمان بندی به نام «Race» دارد.
فرض کنید فلیپ فلاپ در وضعیت Toggle قرار داشته باشد، یعنی J = 1 و K = 1. همچنین فرض کنید که سیگنال پالس ساعت در سطح یک منطقی باشد.
از نظر تئوری چون لبه ای اتفاق نیفتاده است، پس تغییر وضعیتی هم در خروجی فلیپ فلاپ نباید ایجاد شود.
اما در فلیپ فلاپ های واقعی به دلیل تفاوت تاخیر انتشار در گیت های G1 تا G4، بعد از گذشت مدت زمان طولانی تغییر وضعیت ناخواسته در خروجی فلیپ فلاپ ایجاد می شود یا به عبارت دیگر فلیپ فلاپ ناپایدار و غیرقابل پیش بینی خواهد شد.
برای جلوگیری از این مشکل، تناوب پالس ساعت باید تا حد امکان کوچک باشد (فرکانس پالس ساعت بالا باشد).
چون این عمل گاهی با آی سی های ساخته شده با تکنولوژی TTL مقدور نیست، فلیپ فلاپ های پیشرفته تر یعنی «Master-Slave JK Flip-flop» توسعه یافته اند.
|
|
|
|
| نماد اعتماد الکترونیک | نشان ملی ثبت | گواهی شامد ارشاد |
© کلیه حقوق مادی و معنوی این وب سایت متعلق به داده پردازان هومان پویان می باشد.
